>> 当前位置:首页 - 产品 - 重庆HDMI测试MIPI测试 深圳市力恩科技供应

重庆HDMI测试MIPI测试 深圳市力恩科技供应

信息介绍 / Information introduction

MIPI规范框架MIPI规范为IIoT应用程序提供了以下好处:

机器等对安全性要求高的设备可从MIPI的功能安全接口中受益

低功耗设备受益于MIPI的节能功能

连接的设备受益于MIPI的5G

尺寸受限制的设备得益于

MIPI的低引脚/线数和低EMIMIPI的软件和调试资源可加速设备设计和开发。

IIoT解决方案将建立在的设备之上。我们重点介绍了一些示例,以说明MIPI规范对不同IIoT用例的适用性。

支持机器视觉的MIPI规范包括:

MIPICC-PHY,D-PHY或A-PHY上的MIPICSI-2提供高度可扩展的协议以连接高分辨率相机,从而实现低功耗视觉推断MIPII3C为摄像机和其他传感器提供低复杂度的双线命令和控制接口 数据线的HS信号质量测试;重庆HDMI测试MIPI测试

重庆HDMI测试MIPI测试,MIPI测试

本文中的MIPI接口用于@示驱动芯片,基于MIPI-DSI协议来设计,包括一个时钟通道和两个数据通道。全部数据通道都可用于单向的高速传输,但只有条数据通道才可用于低速双向传输,从属端的状态信息,像素等是通过该数据通道返回。时钟通道用于在高速传输数据的过程中传输同步时钟信号。高速接收电路是MIPI接口实现高传输速率的关键模块,在本文中,时钟通道和两个数据通道采用相同的高速接收电路结构,单通道数据传输速率可达到1Gbps。。重庆HDMI测试MIPI测试MIPI D-PHY的接收端容限测试;

重庆HDMI测试MIPI测试,MIPI测试

MIPI-DSI接口电路构架

MIPI-DSI从机接口电路主要包括4个模块:物理传输层模块、通道管理层模块、协议层模块以及应用层模块。

物理传输层:接收时钟通道、数据通道0和数据通道1的高摆幅低功耗序列信号,并进行序列检测,当检测到高速接收请求时,时钟通道接收高速率低摆幅的差分DDR时钟信号,并进行四分频为数据处理逻辑提供并行数据传输时钟,数据通道接收高速率低摆幅的差分数据信号,并进行串并转换输出8位的并行数据到通道管理层,数据通道0在检测进入Escape模式时,则接收高摆幅低速率的数据和命令,并进行串并转换输出到通道管理层;在检测到TA(turnaround)请求时,则将从机的数据或命令进行串行化,以数据通道0发送给主机。

MIPI显示器工作组DickLawrence在一份声明中称,“这一标准给从简单的低端设备、到高复杂性的智能电话、再到更大型手持平台的移动系统带给重大好处。移动产业一直期待着统一到一种开放标准上,而SDI提供了驱动这一转变的强制性技术。串行接口一般采用差分结构,利用几百mV的差分信号,在收发端之间传送数据。串行比并行相比:更节省PCB板的布线面积,增强空间利用率;差分信号增强了自身的EMI抗干扰能力,同时减少了对其他信号的干扰;低的电压摆幅可以做到更高的速度,更小的功耗.MIPI CSI接口调试方法;

重庆HDMI测试MIPI测试,MIPI测试

(3)HS信号电平判决和建立/保持时间容限(GROUP3:HS-RXVOLTAGEANDSETUP/HOLDREQUIREMENTS):其中包含了被测件对于HS信号共模电压、差分电压、单端电压、共模噪声、建立/保持时间的容限测试等。(TestIDs:2.3.1,2.3.2,2.3.3,2.3.4,2.3.5,2.3.6,2.3.7.2.3.8)

(4)HS信号时序容限测试(GROUP4:HS-RXTIMERREQUIREMENTS):其中包含了对于HS和LP间状态切换时的一系列时序参数的容限测试。(TestIDs;2.4.1,2.4.22.4.3,2.4.4,2.4.5,2.4.6,2.4.7,2.4.8,2.4.9,2.4.10,2.4.11)

D-PHY的接收端测试中,需要用到多通道的码型发生以产生多通道的D-PHY的信号,码型发生器需要在软件的控制下改变HS/LP信号的电平、偏置、注入噪声、改变时序关系等。图13.13是以Agilent公司的81250并行误码仪平台构建的一套D-PHY信号的接收容限测试系统。 时钟线的HS信号质量测试;重庆HDMI测试MIPI测试

MIPI接口传视频速率;重庆HDMI测试MIPI测试

MIPI是一个比较新的标准,其规范也在不断修改和改进,目前比较成熟的接口应用有DSI(显示接口)和CSI(摄像头接口)。CSI/DSI分别是指其承载的是针对Camera或Display应用,都有复杂的协议结构。以DSI为例,其协议层结构如下:

CSI/DSI的物理层(PhyLayer)由专门的WorkGroup负责制定,其目前的标准是D-PHY。D-PHY采用1对源同步的差分时钟和1~4对差分数据线来进行数据传输。数据传输采用DDR方式,即在时钟的上下边沿都有数据传输。

D-PHY的物理层支持HS(HighSpeed)和LP(LowPower)两种工作模式。HS模式下采用低压差分信号,功耗较大,但是可以传输很高的数据速率(数据速率为80M~1Gbps);LP模式下采用单端信号,数据速率很低(<10Mbps),但是相应的功耗也很低。两种模式的结合保证了MIPI总线在需要传输大量数据(如图像)时可以高速传输,而在不需要大数据量传输时又能够减少功耗。

CSI接口

CSI-2是一个单或双向差分串行界面,包含时钟和数据信号。CSI-2的层次结构:CSI-2由应用层、协议层、物理层组成。

协议层包含三层:

像素/字节打包/解包层,

LLP(LowLevelProtocol)层, 重庆HDMI测试MIPI测试

免责声明: 本页面所展现的信息及其他相关推荐信息,均来源于其对应的用户,本网对此不承担任何保证责任。如涉及作品内容、 版权和其他问题,请及时与本网联系,我们将核实后进行删除,本网站对此声明具有最终解释权。

查看全部介绍
推荐产品  / Recommended Products