为了克服大的通道损耗,PCle5.0接收端的均衡能力也会更强一些。比如接收端的 CTLE均衡器采用了2阶的CTLE均衡,其损耗/增益曲线有4个极点和2个零点,其直流增益可以在-5~ - 15dB之间以1dB的分辨率进行调整,以精确补偿通道损耗的 影响。同时,为了更好地补偿信号反射、串扰的影响,其接收端的DFE均衡器也使用了更复 杂的3-Tap均衡器。对于发射端来说,PCle5.0相对于PCIe4.0和PCIe3.0来说变化不大, 仍然是3阶的FIR预加重以及11种预设好的Preset组合。为什么没有PCIE转DP或hdmi?安徽测量PCI-E测试
综上所述,PCIe4.0的信号测试需要25GHz带宽的示波器,根据被测件的不同可能会 同时用到2个或4个测试通道。对于芯片的测试需要用户自己设计测试板;对于主板或者 插卡的测试来说,测试夹具的Trace选择、测试码型的切换都比前代总线变得更加复杂了;
在数据分析时除了要嵌入芯片封装的线路模型以外,还要把均衡器对信号的改善也考虑进 去。PCIe协会提供的SigTest软件和示波器厂商提供的自动测试软件都可以为PCle4. 0的测试提供很好的帮助。 安徽测量PCI-E测试pcie接口定义及知识解析;
·TransactionProtocolTesting(传输协议测试):用于检查设备传输层的协议行为。·PlatformBIOSTesting(平台BIOS测试):用于检查主板BIOS识别和配置PCIe外设的能力。对于PCIe4.0来说,针对之前发现的问题以及新增的特性,替换或增加了以下测试项目·InteroperabilityTesting(互操作性测试):用于检查主板和插卡是否能够训练成双方都支持的比较高速率和比较大位宽(Re-timer要和插卡一起测试)。·LaneMargining(链路裕量测试):用于检查接收端的链路裕量扫描功能。其中,针对电气特性测试,又有专门的物理层测试规范,用于规定具体的测试项目和测试方法。表4.2是针对PCIe4.0的主板或插卡需要进行的物理层测试项目,其中灰色背景的测试项目都涉及链路协商功能。
PCIe4.0标准在时钟架构上除了支持传统的共参考时钟(Common Refclk,CC)模式以 外,还可以允许芯片支持参考时钟(Independent Refclk,IR)模式,以提供更多的连接灵 活性。在CC时钟模式下,主板会给插卡提供一个100MHz的参考时钟(Refclk),插卡用这 个时钟作为接收端PLL和CDR电路的参考。这个参考时钟可以在主机打开扩频时钟 (SSC)时控制收发端的时钟偏差,同时由于有一部分数据线相对于参考时钟的抖动可以互 相抵消,所以对于参考时钟的抖动要求可以稍宽松一些PCIE3.0和PCIE4.0应该如何选择?
规范中规定了共11种不同的Preshoot和De-emphasis的组合,每种组合叫作一个 Preset,实际应用中Tx和Rx端可以在Link Training阶段根据接收端收到的信号质量协商 出一个比较好的Preset值。比如P4没有任何预加重,P7强的预加重。图4.3是 PCIe3.0和4.0标准中采用的预加重技术和11种Preset的组合(参考资料:PCI Express@ Base Specification4 .0) 。对于8Gbps、16Gbps 以及32Gbps信号来说,采用的预加重技术完 全一样,都是3阶的预加重和11种Preset选择。PCI-e 3.0简介及信号和协议测试方法;安徽测量PCI-E测试
PCI-e硬件科普:PCI-e到底是什么?安徽测量PCI-E测试
校准完成后,在进行正式测试前,很重要的一点就是要能够设置被测件进入环回模式。 虽然调试时也可能会借助芯片厂商提供的工具设置环回,但标准的测试方法还是要基于链 路协商和通信进行被测件环回模式的设置。传统的误码仪不具有对于PCle协议理解的功 能,只能盲发训练序列,这样的缺点是由于没有经过正常的链路协商,可能会无法把被测件 设置成正确的状态。现在一些新型的误码仪平台已经集成了PCIe的链路协商功能,能够 真正和被测件进行训练序列的沟通,除了可以有效地把被测件设置成正确的环回状态,还可 以和对端被测设备进行预加重和均衡的链路沟通。安徽测量PCI-E测试
免责声明: 本页面所展现的信息及其他相关推荐信息,均来源于其对应的用户,本网对此不承担任何保证责任。如涉及作品内容、 版权和其他问题,请及时与本网联系,我们将核实后进行删除,本网站对此声明具有最终解释权。