数字信号测试串行总线的8b/10b编码(8b/10bEncoding)

前面我们介绍过，使用串行比并行总线可以节省更多的布线空间，芯片、电缆等的尺寸可以做得更小，同时传输速率更高。但是我们知道，在很多数字系统如CPU、DSP、FPGA等内部，进行数据处理的小单位都是Byte,即8bit,把一个或多个Byte的数据通过串行总线可靠地传输出去是需要对数据做些特殊处理的。将并行数据转换成串行信号传输的简单的方法如图1.19所示。比如发送端的数据宽度是8bit,时钟速率是100MHz,我们可以通过Mux(复用器)芯片把8bit的数据时分复用到1bit的数据线上，相应的数据速率提高到800Mbps(在有些LVDS的视频信号传输中比较常用的是把并行的7bit数据时分复用到1bit数据线上)。信号到达接收端以后，再通过Demux(解复用器)芯片把串行的信号分成8路低速的数据。 数字信号处理系统的性能取决于3个因素：采样频率、架构、字长。四川PCI-E测试数字信号测试

为了提高串行数据传输的可靠性，现在很多更高速率的数字接口采用对数据进行编码后再做并/串转换的方式。编码的方式有很多，如8b/9b编码、8b/10b编码、64b/66b编码、128b/130b编码等，下面以当下流行的ANSI8b/10b编码为例进行介绍。

在ANSI8b/10b编码方式中，8bit的数据先通过相应的编码规则转换成10bit的数据，再进行并/串转换；接收端收到信号后先把串行数据进行串/并转换得到10bit的数据，再通过10bit到8bit的解码得到原始传输的8bit数据。因此，如果发送端并行侧的数据速率是8bit×100Mbps,通过8b/10b编码和并/串转换后的串行侧的数据速率就是1bit×1Gbps。8b/10b编码方法早由IBM发明，后来成为ANSI标准的一部分(ANSIX3.230-1994,clause11),并在通信和计算机总线上广泛应用。表1.1是ANSI8b/10b编码表的一部分，以数据0x00为例， 四川PCI-E测试数字信号测试数字信号的预加重（Pre-emphasis）;

这种并/串转换方法由于不涉及信号的编解码，结构简单，效率较高，但是需要收发端进行精确的时钟同步以控制信号的复用和解复用操作，因此需要专门的时钟传输通道，而且串行信号上一旦出现比较大的抖动就会造成串/并转换的错误。

因此，这种简单的并/串转换方式一般用于比较关注传输效率的芯片间的短距离互连或者一些光端机信号的传输中。另外，由于信号没有经过任何编码，信号中可能会出现比较长的连续的0或者连续的1,因此信号必须采用直流耦合方式，收发端一旦存在比较大的共模或地噪声，会严重影响信号质量，因此这种并/串转换方式用于电信号传输时或者传输速率不太高(通常<1Gbps),或者传输距离不太远(通常<50cm)的场合。

数字信号基础单端信号与差分信号(Single-end and Differential Signals)

数字总线大部分使用单端信号做信号传输，如TTL/CMOS信号都是单端信号。所谓单端信号，是指用一根信号线的高低电平的变化来进行0、1信息的传输，这个电平的高低变化是相对于其公共的参考地平面的。单端信号由于结构简单，可以用简单的晶体管电路实现，而且集成度高、功耗低，因此在数字电路中得到的应用。是一个单端信号的传输模型。

当信号传输速率更高时，为了减小信号的跳变时间和功耗，信号的幅度一般都会相应减小。比如以前大量使用的5V的TTL信号现在使用越来越少，更多使用的是3.3V/2.5V/1.8V/1.5V/1.2V的LVTTL电平，但是信号幅度减小带来的问题是对噪声的容忍能力会变差一些。进一步，很多数字总线现在需要传输更长的距离，从原来芯片间的互连变成板卡间的互连甚至设备间的互连，信号穿过不同的设备时会受到更多噪声的干扰。更极端的情况是收发端的参考地平面可能也不是等电位的。因此，当信号速率变高、传输距离变长后仍然使用单端的方式进行信号传输会带来很大的问题。图1.12是一个受到严重共模噪声干扰的单端信号，对于这种信号，无论接收端的电平判决阈值设置在哪里都可能造成信号的误判。
数字信号处理系统设计流程；

数字信号的上升时间(Rising Time)

任何一个真实的数字信号在由一个逻辑电平状态跳转到另一个逻辑电平状态时,其中间的过渡时间都不会是无限短的。信号电平跳变的过渡时间越短，说明信号边沿越陡。我们通常使用上升时间(RisingTime)这个参数来衡量信号边沿的陡缓程度，通常上升时间是指数字信号由幅度的10%增加到幅度的90%所花的时间(也有些场合会使用20%～80%的上升时间或其他标准)。上升时间越短，说明信号越陡峭。大部分数字信号的下降时间(信号从幅度的90%下降到幅度的10%所花的时间)和上升时间差不多(也有例外)。图1.2比较了两种不同上升时间的数字信号。上升时间可以客观反映信号边沿的陡缓程度，而且由于计算和测量简单，所以得到的应用。对有些非常高速的串行数字信号，如PCIe、USB3.0、100G以太网等信号，由于信号速率很高，传输线对信号的损耗很大，信号波形中很难找到稳定的幅度10%和90%的位置，所以有时也会用幅度20%～80%的上升时间来衡量信号的陡缓程度。通常速率越高的信号其上升时间也会更陡一些(但不一定速率低的信号上升时间一定就缓),上升时间是数字信号分析中的一个非常重要的概念，后面我们会反复提及和用到这个概念。 数字信号带宽用每bit占用的时间间隔的倒数来近似表示，传输速率的单位是bit/s，传输速率=传输信号的带宽。安徽数字信号测试高速信号传输

传统的数字信号带宽计算；四川PCI-E测试数字信号测试

反映的是一个5Gbps的信号经过35英寸的FR-4板材传输后的眼图，以及经过CTLE均衡后对眼图的改善。

FFE均衡的作用基本上类似于FIR(有限脉冲响应)滤波器，其方法是根据相邻比特的电压幅度的加权值进行当前比特幅度的修正，每个相邻比特的加权系数直接和通道的冲激响应有关。下面是一个三阶FFE的数学描述：

e(t)=cor(t-(0Tp))+cir(t-(1Tp))+czr(t-(2Tp))

式中，e(t)为时间t时的电压波形，是经校正(或均衡)后的电压波形；Tp为时间延迟(抽头的时间延迟);r(t-nTp)为距离当前时间n个抽头延迟之前的波形，是未经校正(或均衡)的波形；c,为校正系数(抽头系数)。 四川PCI-E测试数字信号测试

免责声明： 本页面所展现的信息及其他相关推荐信息，均来源于其对应的用户，本网对此不承担任何保证责任。如涉及作品内容、 版权和其他问题，请及时与本网联系，我们将核实后进行删除，本网站对此声明具有最终解释权。